尚未登入 請由此登入
 
 
 










知識分享平台Eshare檢視資訊View
返回前一頁Back
      [檢舉]

標題Title: Advanced Digital Logic Design Using Verilog, State Machines, and Synthesis for FPGAs
作者Authors: 李憲文
上傳單位Department: 電子工程系
上傳時間Date: 2014-12-3
上傳者Author: 李憲文
審核單位Department: 電子工程系
審核老師Teacher: 李憲文
檔案類型Categories: 課堂報告In-class Report
關鍵詞Keyword: Advanced Digital Logic Design Using Verilog, State Machines, and Synthesis for FPGAs
摘要Abstract: Advanced Digital Logic Design Using Verilog, State Machines, and Synthesis for FPGAs

檔案名稱
FileName
檔案大小
Size
檔案格式
Format
瀏覽次數
Browses
下載次數
Downloads
2014_12_7fcf53d0.ppt 550Kb ppt 85 11
文件中檔案:
 

開啟檔案Download
 
 
返回前一頁